IBM 나노스택, 칩 만들기 전 가상 모델부터 Siemens와 같이 잡는다고 함
14일 전
IBM이 10월 14일 Siemens와 나노스택 아키텍처 연구 협력을 새로 시작한다고 알렸어. 칩을 실제로 만들기 전에 성능을 모델링하고, 설계를 다듬고, 제조에서 걸릴 문제를 찾는 가상 모델을 함께 개발하는 내용이래.
IBM 설명으로는 나노스택이 트랜지스터를 수직으로 쌓고 엇갈리게 놓는 3차원 나노시트 설계야. 현재 7옹스트롬 노드에서는 손톱 크기 공간에 트랜지스터 약 1,000억 개를 넣는다고 하고. 이번 건은 이 구조의 설계·시뮬레이션·제조 기술을 다음 세대용으로 발전시키는 연구 협력이지, 나노스택을 지금 양산한다는 발표는 아니야.
11
투자 유의사항
모든 투자 의사결정에 대한 책임은 전적으로 투자자 본인에게 있으며, 서비스 내 정보를 활용해 발생한 금전적 손실이나 법적 문제에 대해서 작성자와 당사는 어떠한 법적 책임도 지지 않습니다.